　　帝國(guó)科技今日更新:有源晶振相位噪聲剖析及優(yōu)化技巧如下.
　　有源晶振的相位噪聲向來(lái)都是對(duì)輸出頻率信號(hào)穩(wěn)定性影響比較大的一項(xiàng)因素,同時(shí)它也是衡量晶振性能的指標(biāo)之一(僅限于石英晶體振蕩器),所以需要對(duì)相位噪聲做優(yōu)化,尤其是在電路設(shè)計(jì)的時(shí)候更要注意,因?yàn)楫a(chǎn)品一旦成型之后性能很難通過(guò)外界環(huán)境來(lái)改變或者說(shuō)是優(yōu)化.

　　晶體振蕩器的相位噪聲在很大程度上取決于晶體振蕩器的Q值和信號(hào)電平以及振蕩電路的噪聲性能.
　　晶體振蕩器的Q值對(duì)于改善相位噪聲的載波頻率附近的相位噪聲尤其重要.無(wú)論偏移頻率如何,信號(hào)電平越高,相位噪聲電平越低.通過(guò)將信號(hào)電平設(shè)置為盡可能大的系統(tǒng),可以降低相位噪聲,但是可以應(yīng)用于晶體振蕩器的激勵(lì)電平存在上限.如果激勵(lì)水平過(guò)高,則可能會(huì)發(fā)生不必要的振動(dòng)模式,并且振蕩狀態(tài)可能會(huì)變得異常.
　　泛音具有較高的Q值,并且在偏移附近很有效,但是要小心,因?yàn)樵诟呒?lì)電平下工作時(shí),石英晶振和振蕩電路的電阻損耗會(huì)變大,頻率波動(dòng)會(huì)變大,并且信號(hào)純度會(huì)下降是必然的.
另外,隨著功率的增加,由于晶體換能器的非線性引起的頻率波動(dòng)增加,因此在過(guò)度激勵(lì)水平下的操作也會(huì)引起相位噪聲的惡化.重要的是選擇具有優(yōu)異噪聲性能的半導(dǎo)體器件.閃爍噪聲會(huì)影響距載波附近大約10kHz中頻附近的偏移頻率,而熱噪聲會(huì)像信號(hào)電平一樣均勻地影響整個(gè)偏移頻帶.
　　既然問(wèn)題已經(jīng)分析得差不多了,那么接下來(lái)就來(lái)看看應(yīng)該怎么樣優(yōu)化有源晶振的這一性能了;首先要確保石英晶振振蕩振動(dòng)電路的Q值,晶體振蕩器的Q值越高,振蕩電路的電阻損耗越小,振蕩環(huán)路的Q值越高;設(shè)備降噪是必須的,選擇具有低噪聲指數(shù)NF和閃爍轉(zhuǎn)折頻率的器件,以減少半導(dǎo)體噪聲,例如熱噪聲,散粒噪聲和閃爍噪聲.

　　除此之外,PLL電路的倍頻會(huì)導(dǎo)致相位噪聲惡化.這點(diǎn)也要注意;同時(shí)還要盡可能增加振蕩電路的激勵(lì)水平.由于噪聲特性是信號(hào)電平與噪聲功率之間的相對(duì)值,所以信號(hào)電平越高,則越有利.然而,在平坦區(qū)域中使用晶體振蕩器的激發(fā)能級(jí)特性是一個(gè)條件.泛音具有較高的Q值,在偏移附近非常有用.但是,當(dāng)在高激勵(lì)電平下工作時(shí),晶體和振蕩電路的電阻損耗會(huì)增加,并且由于頻率波動(dòng),相位噪聲會(huì)惡化,因此必須小心.
　　最后就是適當(dāng)?shù)卦诰嚯娫春虶ND端子最短的地方放置一個(gè)旁路電容器,以抑制電源噪聲.以上這些方法都能夠很好的優(yōu)化有源晶振相噪性能,對(duì)其性能的提升大有裨益.
　　以上對(duì)相位噪聲影響因素,產(chǎn)生原理進(jìn)行了簡(jiǎn)單的描述,也針對(duì)在電路設(shè)計(jì)過(guò)程中會(huì)影響相噪的因素及相應(yīng)的優(yōu)化方法做了全面的詮釋;當(dāng)然,這并不是相位噪聲優(yōu)化的最終模式,這是各晶振廠家時(shí)至今日在這條路上走到的深度,但是它們依舊在堅(jiān)定的走著,未來(lái)必然會(huì)出現(xiàn)更優(yōu)越的方案.
　　帝國(guó)科技今日更新:有源晶振相位噪聲剖析及優(yōu)化技巧如下.

正在載入評(píng)論數(shù)據(jù)...